Skip to content

Forza 事業部で募集中のポジション

事業部の説明
Forza はファブレス半導体企業としてカスタム集積回路(IC)の設計、製造に取り組んでいます。アナログ・ミックストシグナル及び高解像度・高速CMOSイメージセンサ、高速光エレクトロニクス/通信チップ、高分解能データコンバータ、高速シリアルインターフェイスカスタムIPブロック、及びミックスドシグナルICを提供します。 同社のCMOSイメージセンサは、静止画カメラ、ビデオカメラ、携帯電話、X線撮影機器、放送アプリケーションなどに使用されます。 高速光エレクトロニクスは、光ファイバー、衛生、及び無線周波数、またベースバンド通信業界で使用されています。 家電、医療、バイオテクノロジー、防衛及び自動車業界にサービスを提供しています。

ウェブサイト(英語) https://www.forzasilicon.com/

募集職種:
Layout Engineer


職務内容:
Experience in IC layout of high performance analog including block level and chip level layout requirements. Capable of top level floor planning with knowledge of transistor, resistor, and capacitor matching in deep sub-micron processes. Ability to resolve LVS/DRC errors is critical to being successful in this position. Must be able to communicate effectively with circuit designers to understand their requirements and implement the requested layout. Capable of using various CAD tools: Cadence Virtuoso, VXL, Assura, PVS, Caliber etc.

必須経験

  • Possess a Bachelor’s degree in Electrical Engineer, Electronics Engineer or Computer Engineering

    5+ years semiconductor industry experience in the below area:

  • Cadence Virtuoso or Synopsys Custom Compiler
  • Custom IC layout techniques – Analog
  • LVS, DRC, DFM, and ERC using physical verification tools such as ICV, Calibre
  • Scripting Languages – Perl, TCL, Python, or SKILL

 

歓迎経験
  • Image sensor design experience
  • Advanced node process technology (65m/40nm ....)
  • Image sensor stacked design process nodes
  • Optimization techniques for IR drop, RC delay, EM/SH, coupling capacitance

 

雇用形態:正社員


試用期間:
あり(6か月)


勤務地:
東京


休日:
土日祝日、夏季休暇3日間、年末年始休暇5日間


勤務時間:
9:00~17:30 (フレックス制度あり コアタイム11:00~15:00)

給与条件:前職・経験を考慮して検討

福利厚生社会保険(産業機械健康保険組合、厚生年金、雇用保険、労災保険)、退職金制度あり


面接回数:
2~3回



このポジションへの応募はこちらから>>